A circular groove is formed on an SOI substrate, and an oxide film is formed on the inner wall of the groove. Then, the groove is filled with poly silicon, thereby forming a gate electrode. Source and drain are formed at both sides of the gate electrode. Accordingly, a MOS transistor is provided, in which a channel is induced along the side face of the circular groove.

SEMICONDUCTOR DEVICE

Patent Number:

JP61125174

Publication date:

1986-06-12

Inventor(s):

KATO KOICHI

Applicant(s)::

AGENCY OF IND SCIENCE & TECHNOL

Requested Patent:

□ JP61125174

Application Number: JP19840246313 19841122

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/52; H01L29/60

EC Classification:

Equivalents:

JP1778647C, JP5001625B

Abstract

PURPOSE: To reduce an intrusion to a gate oxide film of carrier pairs generated through impact ionization by forming a channel region to a curved surface shape along the gate oxide film. CONSTITUTION: A circular opening section is formed to an Si layer 12 shaped onto an insulating substrate 11. The surface of the Si layer 12 is oxidized to form a gate oxide film 14 on the side wall of the opening section, and a poly Si film 15 for a gate electrode is buried and shaped into the opening section. Impurity ions are implanted to form source-drain regions 16a, 16b. An inter-layer insulating film 18 is shaped onto the whole surface, contact holes 19 for electrodes are bored to the film 18, and Al wiring layers 20 are formed. Consequently, electrons from the source 16a flow while drawing arcs along the gate oxide film 14, but electrons separate from the film 14 and flow in bulk Si because they are accelerated in the vicinity of the drain 16b. Accordingly, electrons are difficult to intrude to the gate oxide film.

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP) ⑪特許出願公開

砂公開特許公報(A)

昭61-125174

Olnt Cl.

識別記号

庁内整理番号

母公開 昭和61年(1986)6月12日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 有 発明の数 1 (全4頁)

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

劉発明の名称

半導体装置

到特 願 昭59-246313

②出 顧 昭59(1984)11月22日

砂発 明 者 加 藤 弘 一 砂出 脚 人 工 葉 技 術 院 長

明細囊

1、発明の名称

半導体装置

2. 符許請求の範囲

(1) 絶様体上の半導体器中にMOSトランジスタを形成してなる半導体装置において、前記半導体 間に前記絶縁側に選する深さまで開孔された関孔 部と、この舞孔部の整備に形成されたゲート機化 関と、このゲート機化膜に接する上記半時体 相互に整備して形成されたソース・ドレイン機域 と、前記調孔部に上記ゲート酸化膜を介して増込 み形成されたゲート電極とを具備してなることを 特徴とする半導体装置。

(2) 的配施操体は、単結晶絶検基板であることを 特徴とする特許請求の範囲第1項記載の半導体装置。

(3) 前記絶様体は、単結晶半導体器板上に絶縁技を形成してなるものであることを特徴とする特許 第字の範囲第1項記載の半導体装置。

3. 発明の評権な説明

(発明の技術分野)

本発明は、半導体装置に係わり、特に絶縁体上の半導体層中にMOSトランジスタを形成してなる半導体装置の改良に関する。

(発明の技術的背景とその問題点)

周知の如く、従来のように半導体層中に形成する素子を微細化してこれを高集機化するには限界があり、最近これを越える手段として多層に素子を形成する3次元半導体装置、また絶縁基板上の半導体器中に素子を形成する技術が提案されている。

ところで、上記の半導体技能を構成する景子としてはMOSトランジスタはソース・ドレイン領域を除されているので、特にソース・特に出まれているので、特にソース・ドレインの電極を除き電気的に絶縁されていることになる。MOSトランジスタを選び動作させると、チャネルMOSトランジスタを選び動作させると、ソースより流れ出した電子はドレイン電圧に迎されてドレイン方向に流れる。この時、加速されてドレイン方向に流れる。この時、加速され

(発明の目的)

本発明は上記の事情を考慮してなされたもので、 その目的とするところは、インパクトイオン化に より発生したキャリア対のゲート酸化膜への進入 に起因する業子特性劣化を防止することができ、 高速化及び高集積化に好過する半導体装置を提供 することにある。

(発明の概要)

本発明の骨子は、チャネル領域をゲート酸化膜 に沿った曲面状に形成することにより、インパク

て実用上十分な特性を持たせることが可能となる。
(発明の実施例)

以下、本発明の詳報を図示の実施例によって説明する。

第1図乃至第3図は本発明の一実施例に係わる。 半導体装置の製造工程を示す図である。まず、第 18(a)に平面図を、第18(b)に周8(a) の矢視A~A断面を示す如く、絶縁基板(絶縁体) 11上に形成され版に累子分離された厚さり、2 〔μπ〕のシリコン層(半導体層)12に対して、 中央部に直径0、1【ルル】の円形の開孔部13 を形成する。ここで、上記絶縁体11としては、 サファイア等の単結晶絶疑為仮若しくは単結局半 写 体 碁 板 上 に 絶 禄 膜 を 形 成 し て な る も の で あ っ て ちよい。また、シリコン暦12は絶様休11上に 形成されたのち、ピームアニール等によって再た 品化されたものである。その後、シリコン降12 の表面を發化して開孔部13の例室にゲート酸化。 数 14を形成する。なお、このときシリコン層 12の上面にも酸化楔14′が形成される。

トイオン化により発生したキャリア対のゲート 最 化 棋への進入を軽減することにある。

即与本発明は、絶縁体上の半導体圏中にMOSトランジスタを形成してなる半導体装置において、前記半導体圏に前記絶縁膜に選する認さまで開え 感を形成し、この開孔部の壁面にゲート酸化膜を 形成し、このゲート酸化膜に接する前記半導体圏 にソース・ドレイン領域を形成し、さらに前記開 孔部に上記ゲート酸化膜を介してゲート電極を埋 込み形成するようにしたものである。

(発明の効果) .

次に、第2図(a)に平面図を、第2図(b)に内図(a)の矢視B-B 所面を示す如く、開孔 郎 1 3 内にゲート電極用のポリシリコン膜 1 5 を 理込み形成する。次いで、ソース・ドレイン 領域 となるべきところの酸化膜 1 4 1 5 そのち、 該領域に例えば A 5 等の 領域に分えたが、 1 6 a 1 6 b を形成する。このと き、 チャネル 領域 1 7 はソース・ドレイン関に ゲート 酸は 1 7 はソース・ドレイン関に ゲート 酸 1 4 に沿って曲面状に形成されることになる。

次に、第3回(a)に平面図を、第3回(b)に周囲(a)の矢視CーC新面を示す如く、気相成長に全面にSiO2膜(層間地様膜)18を財成し、このSiO2膜18にゲート電情及びソース・ドレイン電極用のコンタクトホール19をそれぞれ間孔する。その後、A2配輪層20を形成することによって、NチャネルMOSトランジスタが完成することになる。

かくして作成されたMOSトランジスタにおい ては、シリコン中でのキャリアの平均自由行程が 取100 [入] と短いため、このMOSトランジスタを動作させると、第4図に示す如くソース16 aから流れ出した電子はゲート酸化膜14に沿って延を描きながら流れる。ところが、に子になから流れでは、電子が加速されるため、電子が加速されるため、電子が加速されるため、中半で流れてバルクシリコントを流れるようになる。この状態で発生する前に設定する前になる。リアは、ゲート酸化膜14に要する前にとががあることになる。

このように本実施例によれば、チャネル領域 17をゲート酸化膜14に沿って曲面状に形成しているので、インパクトイオン化により発生するキャリアのゲート酸化膜14への使入を軽減することができる。このため、素子特性の劣化を未然に防止することができ、高速・高葉優化に値めて有効である。

なお本発明は上述した実施例に限定されるもの ではない。例えば、前記半導体器中に形成する頃

第2図(a)は平面図、第2図(b)は周図(a)の矢役B-B断面図、第3図(a)は平面図、第3図(方)は平面図、第3図(b)は同図(a)の矢役C-C断面図、第4図は上記実施研装器の作用を説明するためのものでソースからドレイン方向に流れる電子の動きを示す模式図である。


1 1 … 絶我基板(絶様体)、1 2 … シリコン駅 (半導体層)、1 3 … 開孔郎、1 4 … ゲート政化 限、1 5 … ポリシリコン膜(ゲート電信)、 1 6 a、1 6 b … ソース・ドレイン領域、1 7 … チャネル領域、1 8 … S i O 2 類(層間絶疑説)、


クトホール、20…A2配権因。


出職人 工業技術院長 等之力 違


4 、 図面の 周単な説明


新1回(a)(b)乃至第3回(a)(b)は本元明の一実施例に係わるMOS型半導体装置の製造工程を示すもので、第1回(a)は平面図、第1回(b)は四回(a)の矢根A-A斯面図、












第 3 図



盆 4 文

